[OS] KOCW 운영체제 강의 정리 (15) | Chapter 8. Memory Management - 3, 4
Chapter 8. Memory Management - (3), (4) Multilevel Paging and Performance Address space가 더 커지면 다단계 페이지 테이블 필요 페이지 테이블이 여러개 있을 수 있지만 그만큼 여러 단계를 거쳐야 하고, 주소 변환을 위해 각 단계에 접근하기 때문에 각 단계의 페이지 테이블이 메모리에 존재하므로 logical address의 physical address 변환에 더 많은 메모리 접근 필요 TLB를 통해 메모리 접근 시간을 줄일 수 있음 4단계 페이지 테이블을 사용하는 경우 메모리 접근 시간이 100ns, TLB(주소 변환을 용이하게 해주는 캐시 메모리) 접근 시간이 20ns이고 TLB hit ratio가 98%인 경우 effective me..
Study
2022. 3. 26. 15:40